集成電路設計自動化

前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇集成電路設計自動化范文，相信會為您的寫作帶來幫助，發現更多的寫作思路和靈感。

集成電路設計自動化范文第1篇

關鍵詞：電子設計自動化；課程特點；教學方法

作者簡介：董素鴿（1983-），女，河南葉縣人，鄭州大學西亞斯國際學院電子信息工程學院，助教；李華（1972-），男，河南鄭州人，鄭州大學西亞斯國際學院電子信息工程學院，助教。（河南鄭州451150）

中圖分類號：G642.41     文獻標識碼：A     文章編號：1007-0079（2012）11-0046-02

電子設計自動化（EDA：Electronic Design automation）是將計算機技術應用于電子設計過程中而形成的一門新技術，[1]它已經被廣泛應用于電子電路的設計和仿真、集成電路的版圖設計、印刷電路板（PCB）的設計和可編程器件的編程等各項工作中。

隨著半導體技術及電子信息工業的不斷發展，電子設計自動化技術在信息行業中的應用范圍越來越廣泛，應用領域也涉及產業鏈中的幾乎任何一個環節。一方面是社會上對電子設計自動化人才的急需，另一方面是我國高校中電子設計自動化人才培養的落后，兩者之間的矛盾也促使眾多的高校開始在電子信息、微電子技術等專業中開設“電子設計自動化”課程。如今，該課程已成為眾多信息類學科的專業必修課，這為我國電子設計自動化人才的培養和充實做出了巨大的貢獻。

“電子設計自動化”課程教學效果直接影響著人才培養的質量，因此，優秀的教學方法和教學質量是教學過程中必須重視的。筆者根據近幾年的教學經歷，總結經驗，開拓創新，形成了一套特有的教學方法，旨在培養出基礎牢、思路清、知識廣、能力強的電子設計自動化人才。

一、“電子設計自動化”課程教學的特點

電子設計自動化是一個較為寬泛的概念，它涵蓋了電路設計、電路測試與驗證、版圖設計、PCB板開發等各個不同的應用范圍。而當前“電子設計自動化”課程設置多數側重電路設計部分，即采用硬件描述語言設計數字電路。因此，該課程的教學具非常突出的特點。

1.既要有廣度，又要有深度

有廣度即在教學過程中需要把電子設計自動化所包含的各個不同的應用環節都要讓學生了解，從而使學生從整個產業鏈的角度出發，把握電子設計自動化的真正含義，以便于他們建立起一個全局概念。有深度即在教學過程中緊抓電路設計這個重點，著重講解如何使用硬件描述語言設計硬件電路，使學生具備電路設計的具體技能，并能夠應用于實踐和工作當中。

2.突出硬件電路設計的概念

在眾多高校開設的“電子設計自動化”課程中，多數是以硬件描述語言VHDL作為學習重點的。而VHDL語言是一門比較特殊的語言，與C語言、匯編語言等存在很大的不同。因此，在教學過程中首先要讓學生明白這門語言與前期所學的其他語言的區別，并通過實例，如CPU的設計及制造過程，讓學生明白VHDL等硬件描述語言的真正用途，并將硬件電路設計的概念貫穿整個教學過程。

3.理論與實踐并重

“電子設計自動化”是一門理論性與實踐性都很強的課程，必須兩者并重，才能收到良好的教學效果。在理論學習中要突顯語法要點和電路設計思想，[2]并通過實踐將這些語法與設計思想得以加強和鞏固，同時在實踐中鍛煉學生的創新能力。

二、“電子設計自動化”課程教學方法總結

良好的教學方法能起到事半功倍的效果。因此，針對“電子設計自動化”課程的教學特點，筆者根據近幾年的教學經驗總結了一些行之有效的教學方法。

1.以生動的形式帶領學生進入電子設計自動化的世界

電子設計自動化對學生來說是一個全新的概念。如何讓他們能夠快速地進入到這個世界中，并了解這個世界的大概，從而對這個領域產生興趣，是每個老師在這門課授課之前必須要做的一件事情。教師可以采用一些現代化的多媒體授課技術，讓學生更直觀地了解電子設計自動化。由于電子設計自動化是一個很抽象的概念，因此，可以通過播放視頻、圖片等一些比較直觀的內容來讓學生了解這個領域。從學生最熟悉的電腦CPU引入，通過一段“CPU從設計到制造過程”的視頻，讓學生了解集成電路設計與制造的流程與方法，并引出集成電路這個概念。

通過早期的集成電路與現在的集成電路的圖片對比，引出EDA的概念，并詳細講解EDA對于集成電路行業的發展所作的巨大貢獻。在教學過程中，通過向學生介紹一些使用EDA技術實現的當前比較主流的產品及其應用，提高學生對EDA的具體認識。這些方法不僅使學生對EDA相關的產業有了相應的了解，更激發了學生的學習興趣，使學生能夠踴躍地投入到“電子設計自動化”的學習中。

2.以實例展開理論教學

“電子設計自動化”的學習內容包含三大部分：[3]硬件描述語言（以VHDL語言為學習對象）、開發軟件（以QUARTUS II為學習對象）和實驗用開發板（以FPGA開發板為學習對象）。

硬件描述語言的學習屬于理論學習部分，是重中之重。對于一門編程語言的學習來說，語法和編程思想是學習要點。在傳統的編程語言學習的過程中，通常都是將語法作為主線，結合語法實例逐漸形成編程思想。這種學習方法會使學生陷入到學編程語言就是學習語法的誤區中，不僅不能學到精髓，還會因為枯燥乏味而產生厭倦感。

如何能使學生既能掌握電路設計的方法，又輕松掌握語法規則是一個教學難題。筆者改變傳統觀念，將編程思想的學習作為教學主線，在理論學習過程中，以具體電路實例為基礎，引導學生從分析電路的功能入手，熟悉將電路功能轉換為相應的程序語句的過程，并掌握如何將這些語句按照規則組織成一個完整無誤的程序。在此過程中，不斷引入新的語法規則。由于整個過程中學生的思考重點都放在電路功能的實現上，而語法的學習就顯得不那么突兀，也不會產生厭倦感。由于語法時刻都需要用到且容易忘記，因此在后期的實例講解過程中需要不斷地鞏固之前所學過的語法現象，以避免學生遺忘，以此讓學生明白，學習編程語言的真正目的是為了應用于電路設計。通過一些實踐，學生體會到語言學習的成就感，進一步提高了學習興趣，此方法收到了良好的教學效果。

3.將硬件電路設計的概念貫穿始終

硬件描述語言與軟件語言有本質區別。很多學生由于不了解硬件描述語言的特點，在學習過程中很容易將之前所學的C語言等軟件編程語言的思維慣性的應用于VHDL語言的學習過程中，這對于掌握硬件電路設計的實質有非常大的阻礙。因此，在教學過程中，從最初引入到最后設計電路，都要始終將硬件電路設計的概念和思維方式貫穿其中。

在講述應用實例時，需要向學生分析該例中的語句和硬件電路的關系，并強調這些語句與軟件語言的區別。以if語句為例，在VHDL語言中，if語句的不同應用可以產生不同的電路結構。完整的if語句產生純組合電路，不完整的if語句將產生時序電路，如果應用不當，會在電路中引入不必要的存儲單元，增加電路模塊，耗費資源。[4]而對于軟件語言，并沒有完整if語句與不完整if語句之分。為了讓學生更深刻地理解不同的if語句對應的硬件電路結構特性，可以通過一個小實例綜合之后的電路結構圖來說明。

如以下兩個程序：

（1）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

elsif a

end if；

end process；

end；

（2）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

else y

end if；

end process；

end；

（1）（2）兩個程序唯一的不同點在于：程序（1）中使用的是elsif語句，是一個不完整的if語句描述，而程序（2）使用的是else語句，是一個完整的if語句描述。這一條語句的區別卻決定了兩個程序的電路結構有很大的不同。（1）綜合的結果是一個時序電路，電路結構復雜，如圖1所示。而（2）綜合的結果是一個純組合電路，電路結構非常簡單，如圖2所示。通過綜合后的電路圖比較，學生更深刻理解這兩類語句的區別。

強化硬件電路設計的思想，可以促使學生逐漸形成一種規范、高效、資源節約的設計風格，培養一個優秀的硬件電路設計工程師。

4.通過實踐拓展強化學生動手能力

“電子設計自動化”是一門實用性很強的課程，學生在學完該課程后必須具備一定的硬件電路設計和調試的能力，因此在教學中需要不斷地用實踐訓練來強化學生在課堂所學習的理論知識，并使他們達到能夠獨立設計較復雜硬件電路的能力。

筆者在教學過程中鼓勵學生將課程實踐和畢業設計內容相結合的方法，讓學生強化實踐能力，收到了良好的效果。學習“電子設計自動化”課程的學生基本上都是即將進入大四，此時他們的畢業設計已經開始進入選題，開始了初步設計的過程。筆者先在實驗課堂向學生布置一些常用硬件電路設計的題目，比如交通燈、自動售貨機、電梯控制器等，讓學生體會電子設計自動化課程的實用性，激發他們的思考和學習興趣。在此基礎上分組組建實踐小團隊，讓每組學生共同完成一個較復雜的電路系統，比如遙控小車、溫度測控系統等，鼓勵他們將所做的內容與畢業設計對接。其中大部分同學通過這些訓練都可以掌握硬件電路設計的基本方法和流程，有一部分同學還能設計出比較出色的作品。此過程不僅讓學生體會到了學習知識的快樂，也培養了他們的團隊協作精神，為他們以后的繼續深造和工作做了鋪墊。

三、結束語

掌握“電子設計自動化”課程的特點，有針對性地改善教學方法，充分調動學生的學習積極性，強化理論和實踐教學相結合，一方面使學生把握課程的全局性，了解和熟悉電子設計自動化行業的狀況和最新動態；另一方面培養學生具有扎實的理論基礎和良好的動手能力，培養出厚基礎、重實踐、有創新的高素質人才，具有重要的社會意義。

參考文獻：

[1]潘松,黃繼業.EDA技術與VHDL(第二版)[M].北京:清華大學出版社,2007.

[2]Roth,C.H.數字系統設計與VHDL[M].金明錄,劉倩,譯.北京:電子工業出版社,2008.

集成電路設計自動化范文第2篇

關鍵詞:STIL; EDA; IEEE

1STIL簡介

STIL是Standard Test Interface Languagefor Digital Test Vector Data.的簡稱,它是一種聯系EDA(集成電路設計端)和ATE(集成電路測試端)的通用接口語言。

近十年來,各集成電路制造商在考慮前端設計、后端仿真,直到產生測試數據的時候都有各自的一套流程以及相對固定的數據格式(如圖1所示),舉例來說,對于一個新的產品,要產生ATE可以識別的測試數據(程序),必須取決于使用何種EDA工具,集成電路廠商使用何種格式的數據來仿真測試,以及在最終選擇那個廠家/型號的ATE來進行實測。我們可以看到,在這一過程中并沒有一個統一的標準,使得各個集成電路廠商的仿真數據和ATE的測數據之間需要互相轉換,而STIL的出現使這一過程變得簡單而迅速(如圖2所示)。

無論使用哪種EDA工具,都可以通過STIL轉換到各大廠家的ATE設備上使用,這種標準化的流程有利于:

(1)縮短整個從設計到測試的周期;

(2)減少中間環節,減少因為標準不一而發生錯誤或不兼容的可能性;

(3)便于調試和維護;

(4)擴大可測性設計(Design for Test,DFT)的使用范圍。

2STIL的構架

2.1 STIL的使用模型

圖3 是一個STIL的基本使用模型和流程。從邏輯仿真或ATPG產生STIL格式的數據,通過Manipulation工具產生后一步ATE需要的轉換規則和指令,通過ATE的翻譯工具/編譯結合這些規則和指令就可以產生兩方面的測試文件/代碼:Diagnostic(用于調試),測試向量文件。另外,從ATE得到的測試結果也可以以一定的格式送回到EDA段來幫助分析和調試。

2.2 STIL的基本構架

2.2.1 IEEE Std. 1450-1999

IEEE1450-1999主要包括以下3部分內容:

(1) EDA環境到ATE環境的大容量的數字信號測試的向量文件的變換。

(2) 定義數字信號測試的向量所對應的被測元器件(Device under Test,簡稱DUT),pattern,format和timing。

(3) 產生像SCAN,BIST這樣的結構測試的向量文件。

圖4是一個500ns周期的輸入信號波形在STIL中的描述。值得注意的是“0”“1”并不是通常我們理解的“低”或是“高”。在STIL里它們被稱為波形變量(waveform char),在實際使用的時候可以是0-9,或是a-z的任意符號。只要是在ATE能力允許的范圍內,波形的種類也沒有限制。

圖5是一個500ns周期的輸出信號波形,即需要ATE進行采用的信號在STIL中的描述。CompareHigh/CompareLow,CompareHigh Window/ C- ompareLowWindow分別對應高/低的時間點采樣和時間段采樣。

2.2.2 IEEE Std. 1450.2

IEEE1450.2是STIL中對于DC參數的設定,主要包括以下3部分內容:

(1)集成電路電源參數設定

(2)各I/O引腳( pin)的電壓/電流參數

(3)集成電路的上下電順序。

2.2.3 其它IEEE標準

上面兩類基本的參數構成了STIL基本的框架,此外,以下標準是最新制定完成或正在制訂的標準:

(1)1450.1(Design Environment)

增加了Variable clock,pattern的burst功能,pattern中互相調用的實現。

(2)1450.6(CTL)

嵌入式內核的測試標準。

(3)1450.4, 5

標準測試流程

(4) 1450.7

標準混合信號測試規范

3STIL的現狀和總結

3.1 現狀

目前,STIL在歐美和日本等集成電路產業發達國家已經普遍使用。在美國,Intel,IBM,TI,Freesacale,NS等巨頭已經紛紛采用STIL來作為集成電路設計到測試的標準數據格式。在日本,以Toshiba為首的集成電路制造大廠也在積極推動STIL成為業界標準。

另外,有關STIL的一些產品也開始使用。例如,目前Synopsys的TetraMAX,Mentor的FastScan和Cadence EncounterTest已經同時支持WGL和STIL。

3.2總結

1)STIL成為EDA-ATE間的標準接口是大勢所趨。

2)集成電路產業鏈各部分都在為STIL開發新的工具和產品。

參考文獻

[1]IEEE Std 1450-1999(Basic STIL).

[2]IEEE Std 1450.2 (DC Level).

[3]IEEE Std 1450.1-2005 (Design).

[4] IEEE Std. 1450.6-2005 (CTL).

集成電路設計自動化范文第3篇

關鍵詞：overlap 模擬退火算法 自動布局規劃

中圖分類號：TP391 文獻標識碼：A 文章編號：1007-9416（2013）12-0129-03

1 引言

隨著半導體工藝的迅速發展，目前絕大部分芯片已經采用32nm及以下工藝進行設計。因此集成電路的集成度也越來越高，集成電路已經進入超大規模集成電路（Very Large Scale Integrated circuits）時代。 超大規模集成電路20世紀70年代后期出現，其主要用于制造存儲器和微處理機。超大規模集成電路及其相關技術是現代電子信息技術迅猛發展的關鍵因素和核心技術。超大規模集成電路的研究水平已經成為衡量一個國家技術和工業發展水平高低的重要標志，也是世界工業國家競爭最激烈的一個領域。在VLSI中其集成度一直遵循著“摩爾定律”，即以每18個月翻一番的速度急劇增加，目前一個芯片上集成的電路元件數早已遠超數億個。如此迅速的發展，除了半導體工藝技術、設備、原材料等方面的不斷改進之外，設計技術的革新也是重要原因之一。這一革新技術主要表現在全面采用了電子設計自動化（Electronic Design Automation， EDA）技術。因為集成電路發展到現在已經十分復雜，要在幾十平方毫米上硅片上完成線條只有零點幾微米的數以億計門器件的整個電子系統設計，依靠手工設計是完全不可能的，必須借助電子設計自動化技術和工具集成電路的發展對EDA技術不斷提出新的要求，以滿足日益提高的設計需求；相應地，EDA技術的發展又使得集成電路設計向著更廣（產品種類越來越多）、更快（設計周期越來越短）、更準（一次成功率越來越高）、更精（設計尺寸越來越小）、更強（工藝適應性和設計自動化程度越來越強）的方向發展一個典型的集成電路設計流程，幾乎在其中的每個設計環節和整個設計過程都普遍用到CAD技術和工具。其中，版圖規劃是一個極其重要的設計環節，也是最費時的，并且版圖的優劣決定了最終芯片的性能。該階段的設計任務是根據邏輯和電路功能要求以及工藝制造的約束條件（如線寬、線寬距等），完成電路中單元的擺放和互連，最終形成設計的掩膜圖。在版圖規劃中布圖設置是很重要的一環。布圖規劃算法完成的任務是在滿足各項電學和工藝要求的條件下，在給定區域內（或盡可能小的區域內）互不重疊地安置電路中的所有單元，并且盡可能好地滿足單元互連的要求。超大規模集成電路的布局規劃作為物理設計階段的重要組成部分近年來受到了廣泛關注，其質量直接影響后續布線工作的順利完成，乃至最終影響到電路的性能，隨著布局設計過程中各種新問題的不斷引入，布局規劃問題較原先更加復雜，也越來越難以解決。

2 目前現狀

2.1 布局算法的提出

自動化版圖設計實際是在有限的區域內，尋找出一個最優的擺放結果，不僅能夠把所有的單元全部放入其中，并且為后續的布局布線提供最優的結果，使最終的芯片得到最好的性能。其對應的數學問題為對合法構形空間的搜索問題。VLSI物理設計中的布局、布線等問題是高度復雜的，且其中很多問題已被證明為NP-Hard問題。NP就是Non-deterministic Polynomial的問題，也即是多項式復雜程度的非確定性問題。而如果任何一個NP問題都能通過一個多項式時間算法轉換為某個NP問題，那么這個NP問題就稱為NP完全問題（Non-deterministic Polynomial complete problem）。經過前人的研究，布圖規劃已經被證明為是NP完全問題的數學模型。所以，布圖規劃是一個值得深入的課題。隨著VLSI向深亞微米納米不斷推進，系統規模不斷擴大，系統目標的多樣化，問題空間維數隨之劇增。傳統的優化算法要么面臨計算量爆炸（如窮舉法、線性規劃等），要么易陷入局部極值，無法接近全局最優解（如貪心算法等）。因此對各種新的智能優化方法的研究應運而起，先后提出了遺傳算法、模擬退火法[11]等算法。各種方法各有千秋，但到目前為止，還沒有任何一種方法可以有效地應用于解決VLSI物理設計中的所有問題。

對于布局規劃中，特別是自動布局規劃（master plan），通過對比相關算法，采用模擬退火算法。使用模擬退火算法我們可以較快的得出全局最優解。在用模擬退火算法反復迭代找出最優解時，會出現一些不可避免的重疊（overlap），這個時候我們要盡可能的消除它們，同時還要考慮模塊間的距離（wirelength）以及通過的總線長（timing path）。模塊間中心距離是我們布局最主要的約束條件，理論上我們要使它盡可能的小。因為在一塊小小的集成電路板塊中可能會有千萬個單元（stand cell），它們組成了各個模塊（module），為此，布局開始階段模塊在起始的溫度下自由排列，隨著溫度的下降，當找到不錯的排列組合時存檔，繼續尋找，直到達到最優解。模擬退火算法的基本原理是：跳出局部最優，亦稱爬山解（（up-hill）當滿足一定的條件時以收斂到全局最優。算法可以看成是隨機和貪婪算法的結合。當然模擬退火有著堅實的數學基礎，其對新解的接受概率是min{1，e-C/T}，其中C為代價函數的差，T為當前溫度。開始當溫度較高時，接受壞解的概率近似等于1，無論解的質量是好是壞，一律接受，可以看成是隨機搜索。當溫度足夠低時，接受壞解的概率近似等于0，只接受好的解，可以近似的認為是貪婪搜索。在溫度變化的過程中是一個從隨機到貪婪的漸變過程[12]（圖1）。

3 算法的改進

3.1 功能模塊設計

4 運行結果與分析

對于以上改進算法的實現進行代碼編寫，并且在Linux操作系統開發環境下運行encounter軟件，采用一組case進行實現，得到的結果如（圖3、4）。

通過對實驗結果的分析可以看出，改進后的算法是有效的，跟傳統的布局規劃相比布局線路wirelength優化了17.5%，overlap降低了12.1%，達到了實驗預期的效果。

5 結語

本文主要通過對自動布局規劃設計分析，提出了改進的模擬退火算法，并消除布局中不應產生的overlap。該算法中采用了自頂向下的結群策略，實驗表明，該算法比較穩定，得出的結果好，適用性強。

參考文獻

[1]L.Jin，D.Kim，L.Mu，D.-S.Kim，and S.-M. Hu，“A sweepline algorithm for Euclidean Voronoi diagram of circules，”IEEE put.-Aided Des.，vol.38，no.3，pp. 260-272，Mar.2006.

[2]Y.Feng，D.P.Mehta，and H.Yang，“Constrained modern floorplanning，”in Proc.ISPD，2003，pp.128-135.

[3]J.-M.Lin and Y.-W.Chang，“TCG：A transitive closure graph base representation for general floorplans，”IEEE Trans.Very Large Scale Integr.，vol. 13， no. 4， pp. 288–292，Apr.2005.

[4]X.Hong，G. Huang，Y.Cai， J. Gu，S. Dong， C.-K. Cheng，and J. Gu，“Corner block list： An effective and efficient topological representation of non-slicing floorplan，” in Proc.ICCAD，2000，pp.8-12.

[5]S.Nakatake， M. Furuya， and Y. Kajitani， “Module placement on BSGstructure with pre-placed modules and rectilinear modules，” in Proc.ASP-DAC， 1998， pp. 571–576.

[6] Richard Auletta，Expert System Perimeter Block Placement Floorplanning，” date， p. 30140， Design，Automation and Test in Europe Conference and Exhibition Designers Forum （DATE’04），2004.

[7]Y.Zhan，Y. Feng， and S.Sapatnekar，“A fixed-die floorplanning algorithm using an analytical approach，”in Proc.ASP-DAC，2006， pp.771-776.

[8]Alupoaei，S.； Katkoori，S.Ant colony system application to macrocell overlap removal，Very Large Scale Integration （VLSI） Systems， IEEE Transactions，Vol.12， Iss.10，pp.1118- 1123，Oct.2004.

[9]S.N.Adya，I.L. Markov， Fixed-outline Floorplanning： Enabling Hierarchical Design， to appear in IEEE Trans.On VLSI，2003.

[10]W.Choi and K.Bazargan Hierarchical Global Floorplacement Using Simulated Annealing and Network Flow Area Migration，DATE 2003.

[11]楊依忠，解光軍.基于遺傳模擬退火算法的門陣列布局方法.計算機工程，2010，1.

[12]蔣中華.超大規模集成電路布圖布局算法及熱模型研究.2008.3.21.

[13]劉懷亮.模擬退火算法及其改進.廣州大學學報（自然科學版）.2005，4（6）：503-506.

集成電路設計自動化范文第4篇

【關鍵詞】EDA技術 發展背景 電子線路設計 應用分析

一、前言

作為現代電子設計技術的核心，EDA（Electronic Design Automation）技術是以硬件描述語言HDL（Hardware Description Language）為系統邏輯描述的主要表達方式，以可編程器件PLD（Programmable Logic Device）為實驗載體，依賴功能強大的計算機，在EDA工具軟件平臺上，自動的完成邏輯編譯，邏輯化簡，邏輯分割，邏輯綜合，結構綜合（布局布線）以及邏輯優化和仿真測試，直至實現既定的電子線路系統功能。EDA技術的應用使得設計者的工作僅限于利用硬件描述語言和EDA軟件平臺來完成對系統硬件功能的實現，極大的提高了設計效率，縮短了設計周期，節省了設計成本。EDA技術涉及面廣，內容豐富，融合了的微電子、電路系統、計算機應用等多個學科。EDA技術的本質是電子產品的自動化設計過程，其相關設定分別如下：工作平臺為計算機，設計語言為硬件描述語言，實驗載體為可編程器件，應用方向為電子系統設計。在電子線路設計中應用EDA技術可實現一體化設計，周期時間大幅度縮短，設計效率得到進一步提升。因此，對EDA技術在電子線路設計中的應用進行分析，對于EDA技術的現代應用和電子線路設計的長足發展有著積極的現實意義。

二、EDA技術的產生背景與內容

電子設計自動化的簡稱就是EDA技術，因為現代社會計算機，集成電路和電子系統的高速發展，所以電子設計技術就應運而生了，他的出現可以提高人們對于電子電路系統設計的能力，這種技術對于應用電子技術，計算機技術和智能化技術都有集成，所以能夠對于各種電子通信方面的設計進行輔助的設計，目前來看，該項技術主要是對于IC的設計，電子線路的設計以及PCB板的設計起到了一定的作用，而且在日常運用的范圍較廣，當前，因為電子技術和計算機技術對其的推進作用，所以在國家的各個行業都有了大量的應用，比如國防，昂天，儀器儀表，工業自動化等等，該項技術正在以驚人的速度發展，逐漸變成了當今電子技術發展的前沿。

（一）EDA技術的產生背景

上世紀后半期，計算機和集成電路迅速發展起來，電子技術面臨著新的機遇和嚴峻的考驗。因電子技術周期不斷縮短，其與專用集成電路設計難度日益提升間的矛盾日益加劇。這一形勢下，就需要應用高層次的設計工具和新的設計方法來解決這一問題，而EDA技術就是在這一現實背景下應運而生的。

（二）EDA技術的內容

EDA技術主要包括四方面內容：第一，可編程邏輯器件（大規模）；第二，硬件描述語言；第三，軟件研發工具；第四，試驗開發系統。EDA技術在電子系統設計的應用過程當中，其四方面內容依次扮演著載體、表達手段、設計工具、下載與硬件驗證工具。

三、EDA技術的發展

回顧自20實際90年代初到如今近30年電子設計技術的發展歷程，EDA工具的發展經歷大致可劃分為三個階段：計算機輔助設計（CAD），計算機輔助工程（CAE）和電子設計自動化（EDA）。

（一）計算機輔助設計CAD（Computer Aided Design）階段

20世紀70年代是EDA技術發展的初期階段，人們開始使用計算機輔助進行IC版圖編輯和PCB布局布線，使設計者從繁瑣，重負的計算和繪圖中解脫出來，由于PCB布局布線工具受到計算機工作平臺的制約，其支持的設計工作有限且性能較差。

（二）計算機輔助工程設計CAE（Computer Aided Engineering）階段

20世紀80年代為CAE階段，此時EDA工具主要以邏輯模擬，定時分析，故障仿真，自動布局和布線為核心，如果說CAD工具代替了設計工作中繪圖的重復勞動，則CAE工具則代替了設計師的部分工作。然而，大部分從原理圖出發的EDA工具仍不能滿足復雜電子系統的設計要求。

（三）電子設計自動化EDA（Electronic Design Automation）階段

20世界90年代，設計工程師逐步從使用硬件轉向設計硬件，從單個電子產品開發轉向系統級電子產品開發，即片上系統集成。這時的EDA工具不僅具有電子系統設計的能力，而且能提供獨立于工藝和廠家的系統級設計能力，具有高級抽象的設計構思手段。可以說，20世紀90年代EDA技術的發展是電子電路設計的革命。

四、EDA技術在電子系統設計中的理論應用

（一）EDA技術在電子系統設計中的應用優勢

在電子系統設計中應用EDA技術，使得設計人員不必通過門級原理圖來對電路進行描述，而只需對設計目標功能作出描述。電路細節方面的的束縛得以擺脫，設計人員能夠將更多精力放在概念構思和創造性方案上。而當通過高層次描述將這些概念構思輸入計算機后，EDA技術便可以規則驅動形式來實現整個設計的自動完成。這樣，新概念能夠有效迅速地轉化為產品，產品研制周期大大縮短。

（二）EDA技術在電子系統設計中的基本應用步驟

高層次設計法是EDA技術在電子系統設計應用中的有效形式，其基本步驟如下：第一，通過“自上而下”形式的設計手段來劃分系統；第二，完成VHDL代碼的輸入，并應用圖形法來EDA實驗室進行仿真輸入；第三，對設計輸入做編譯處理，使其轉化為VHDL標準文件；第四，采用仿真器來優化處理VHDL源代碼，進而生成網表文件；第五，參考網表文件，應用適配器件來對對具體目標器件做邏輯映射操作；第六，經下載電纜或編程器來講器件編程文件載入目標芯片中，如需更換綜合庫，只需通過ASIC的形式即可完成。

五、EDA技術在電子線路設計中的現實應用

（一）分頻器的設計要求

分頻器是基本的電子線路，依據設計的不同要求，通常會遇到半整數分頻、整數分頻等，等占空比、非等占空比也會成為設計有時的要求。同一設計中，多種形式的分頻要求也往往存在。鑒于EDA技術的設計應用，本文將設計目標定位基準信號整數分頻的實現。

（二）分頻器的設計思路

假設系統輸入信號為時鐘信號，分別設定其頻率、周期、占空比為60MHZ、20微秒、30%。之后將輸入信號視作敏感信號，并進行4分頻處理，這就就得出相應的輸出信號。同時，設置一個復位信號于另外系統中，并配備相應計數器，隨之融入進程中即可實現設計目標。

（三）分頻器的設計實現

分頻器的設計實現分六步來進行，第一步，找到應許程序中的QuartusII標志，將其打開；第二步，進行新工程項目的建立。在已有工程項目完成的情況下，作“Open Existing Project”的單擊處理，并對項目保存路徑進行選擇。這里，即可應用原有文件夾，也可建立新文件夾，隨之輸入相應的項目名稱，便可在項目中完成文件的加載。之后，進行FPGA芯片的選擇，以試驗箱芯片型號為依據來作出選擇，并通過對芯片封裝、引腳數、速度三欄自上而下的選擇，來將芯片選擇范圍進一步縮小。完成芯片選擇后，來對所需調用的EDA工具作出選擇，因本文不涉及調動，故可直接點擊下一步，待出現工程對話框后，點擊完成即完成本步操作；第三步，建立硬件描述語言文件。單擊工具欄File菜單欄正下方的New圖標，輸入已經編寫好的語言程序于程序輸入框內。待輸入完畢后，加以保存并確定文件名（文件名應與硬件描述語文和工程名中的模塊名相一致）。這時，單擊工具欄中編譯圖標，如無錯誤，電機確定即可，如彈出警告信息，其信息中對設計問題有相應的說明；第四步，建立仿真波形圖。類比于上一步驟，不同之處，在于選擇“New”中的波形文件，雙擊其下空白處，進入到時序仿真端口當中，單機“OK”即完成仿真端口的選擇；第五步，仿真。在菜單欄中對仿真截止時間進行設置，通常情況下位20微秒。之后，進行輸入的設置，在時鐘對話框中對起始時間、周期、結束時間進行設置。最后對低電平或高電平數據范圍進行選擇，完成后保存，且注意應保持波形文件同模塊名、項目名的一致性；第六步，編譯。對仿真波形圖進行編譯，使其每隔四個時鐘周期，能夠在輸出端得到等占空比的四分頻波形。之后，改變占空比，或對計數器技術狀態值作出稍微改變，多種形式分頻隨即實現。

六、結束語

通過論述EDA技術在電子線路設計中的現實應用，可以看出，EDA技術簡化了繁瑣的設計工作，表現出較好的應用效果，能夠滿足電子線路的設計要求。21世紀是EDA技術的發展高速期，其應用正在朝著數模混合電路和模擬電路的方向邁進，EDA技術必將突破電子設計范疇，來進入其他領域。且隨著EDA技術設計應用的日益成熟，其定將在設計領域得到更為廣泛的應用。

參考文獻：

[1] 邱軍興.EDA技術在電路設計中的地位和作用[J].西安文理學院學報.2009（8）.

[2] 賈民力.EDA仿真技術在電子線路設計中的應用[J].青海大學學報.2009（23）.

[3] 崔葛.基于FPGA的數字電路系統設計[M].西安：電子科技大學出版社.2008 .

[4] 潘松.黃繼業.EDA技術與VHDL（第3版）[M].北京：清華大學出版社.2009.（9）.

[5] 馬楠.周焱.EDA在射頻電子電路設計中的應用[J].山西電子技術.2005（2）.

[6] 王樹昆等.EDA仿真環境的研究與應用[J].山東省青年管理干部學院學報.2006（1）.

[7] 潘松.黃繼業.EDA技術與VHDL（第3版）[M].北京：清華大學出版社.2009.（9）.

[8] 王平.EDA技術的電子系統設計[J].中國科技博覽.2011（38）.

[9] 杜玉遠.EDA設計快速入門[J].電子世界.2004.

[10] 路而紅.電子設計自動化應用技術[M].北京：高等教育出版社.2006.

[11] 徐宏慶.電子線路設計中仿真設計軟件的應用[J]..中國現代教育裝備.2010（2）.

[12] 高有華，龔淑秋，李忠波.基于EDA電子線路的仿真研究[J].沈陽工業大學學報.2002（4）.

集成電路設計自動化范文第5篇

【關鍵詞】模擬電路;數字電路;區別辨析

Abstract：With the rapid development of science and technology，electronic circuit’s function is more comprehensive and system scale becomes larger and larger，so it can be applied in wider fields and closer to human production and life.Electronic circuit can be divided into two major categories，digital circuit and analog circuit，according to their function.There are many notable differences between the two kinds of circuits.It is of extremely vital significance to distinguish the two clearly，so as to improve the design and optimization of electronic circuit.

Key words：analog circuit;digital circuit;difference

隨著科學技術的突飛猛進，電子電路的自身功能不斷增強，晶體管的尺寸不斷減小，系統規模不斷擴大，應用領域不斷拓展，與人類生產、生活的密切度不斷提升。電子電路按照功能可以分為數字電路和模擬電路兩大類。模擬電路是處理連續函數形式的模擬信號的電子電路。數字電路是用數字信號完成對數字量進行算術運算和邏輯運算的電路，又稱數字邏輯電路（以“開”、“關”兩種狀態或者以高、低電平來對應“1”和“0”二進制數字量）。模擬電路和數字電路有著顯著的區別。

1.信號變化的特點不同

模擬信號的大小是隨著時間連續變化的，即模擬信號在時間和數值上是連續的，幅值可由無限個數值表示。而數字信號在時間和數值上是離散的，幅值表示被限制在有限個數值之內。因此，模擬電路更加關注電壓、電流的具體值，而數字電路則更加關注電平的高低。

2.處理信號的手段不同

模擬電路和數字電路都是信號變化的載體，對模擬信號能夠執行的操作，如濾波、放大、限幅等都可以對數字信號進行操作。

模擬電路對信號的處理主要是通過場效應管的放大特性來實現的，當然還包括電阻、電容、二極管、雙極型晶體管等元器件的特性，最終利用一定的數學模型所組成的運算網絡來實現。處理方式有測量電橋、信號放大、信號濾波、調制解調、信號變換和AD變換。而數字電路對信號的傳輸主要是通過場效應管的開關特性來實現操作的，并由場效應管構成與或非等基本門電路、觸發器、寄存器、編碼/譯碼器、算術邏輯單元等完成復雜的算術與邏輯操作。

盡管模擬電路和數字電路對信號的處理方式不同，但其實從根本上來說，所有的數字電路都是模擬電路，其基本的電學規律、電學原理，都與模擬電路一致。例如，用PMOS管和NMOS管可以構成互補式CMOS電路，其對稱且互補的結構，恰好使其能處理高低數字邏輯電平。

3.信號抗擾動能力的強弱不同

通常把由于材料或器件的物理原因產生的擾動稱為噪聲，把來自外部原因的擾動稱為干擾，干擾有一定的規律性，可以減少或消除。

在模擬電路中，由于信號幾乎完全將真實信號按比例表現為電壓或電流的形式，造成模擬電路對于噪聲的影響比數字電路更加敏感，模擬電路系統中各個不同部分的偏差積累起來，使得偏差量的負面影響變得較為顯著。模擬信號在多次處理和長距離傳輸的過程中，波形會發生改變，若處理不當，將造成信息損失，具體表現為圖像、聲音失真，嚴重時甚至會出現信號中斷現象。通過使用屏蔽導線，或者在電路中引入低噪聲運算放大器，可以盡量緩解噪聲的負面影響。而數字電路是由許多的邏輯門組成的電路，信息只取決于高低電平，只要信號的偏差在一定范圍內，就不會造成誤碼。

因此，從信號處理的角度看，對信息進行量化的數字電路系統比模擬電路系統抵御噪聲的能力、信號抗干擾能力更強，信號的精度更高。

4.電路設計的難易程度不同

模擬電路的設計常常需要更多的手工運算，其設計過程的自動化程度低于數字電路，因此模擬電路的設計通常比數字電路的設計更難，對設計人員的水平和能力要求更高。這也是數字電路系統比模擬電路系統更加普及的原因之一。但是因為自然界的大多數實際信號是模擬的，所以數字式電子設備、電子產品要在真實的物理世界中得到應用，就離不開一個模擬的接口。例如，數字電視機的基本原理就是將電視臺送出的圖像及聲音信號數字化后調制發送，由數字電視接收后，解調還原出原來的圖像及聲音。因為全程均采用數字技術處理，因此，信號損失小，接收效果好。

目前電路設計自動化程度日益上升，常用的電子電路設計和分析軟件主要有：EWB、PSPICE、Protel、Mentor、Graphics、Synopsys、Cadence等等。我們根據軟件功能分為以下幾類：

（1）電子電路設計與仿真工具

包括SPICE/PSPICE、EWB、Matlab、SystemView等。它們可以進行各類電路仿真、激勵建立、溫度與噪聲分析、模擬控制、波形輸出、數據輸出，并在同一窗口內同時顯示模擬與數字的仿真結果。

（2）PCB設計軟件

包括Protel、Autium Designer等。這兩者功能類似，都包含了原理圖繪制、印刷電路板設計、模擬電路與數字電路混合信號仿真、可編程邏輯器件設計等功能，界面友好、使用方便，目前主要用于電路設計和PCB設計。

（3）IC設計軟件

Cadence、Mentor Graphics和Synopsys是ASIC設計領域相當有名的軟件供應商，提供的軟件都非常適用于深亞微米的IC設計。對于模擬電路而言，普遍使用HSPICE，是因為它的模型最多，仿真的精度也最高，可以滿足大多數設計者的需要。

（4）PLD設計工具

PLD是一種由用戶根據需要而自行構造邏輯功能的數字集成電路。目前主要有兩大類型：CPLD和FPGA。由于PLD的在線編程能力和強大開發軟件（如Xilinx公司的ISE、Altera公司的Quartus）的存在，工程師可將數百萬門的復雜設計集成在一顆芯片內，大大縮小了電路的尺寸以及開發周期。

5.總結

模擬電路和數字電路有著諸多顯著的區別，辨析清楚兩者的區別對電子電路的改進、設計和研發有著十分重要的意義。

人類電子學發展史上第一個被發明出來并得到大規模生產的器件是模擬的。后來隨著微電子學的發展，數字技術的成本大大降低，加之計算機對于數字信號的要求，使得數字式的方法在人機交互等領域具有可行性和較高的性價比。當然，尺有所長，寸有所短，模擬電路和數字電路有著各自的優缺點，適用的方向也不同。電子電路的發展，經歷了從模擬到數字的進步，但不等于數字電路可以完全取代模擬電路，也不能簡單地說哪一個更實用、更有效。我們設計電路時，應該揚二者之長，避二者之短，使兩者融為一體、交相輝映（如數模混合電路、數字模擬電路、模擬數字電路），從而達到電路體積更小、功能更強、功耗更低、成本更低、集成度更高、穩定性更好、可靠性更高的理想效果。

參考文獻

[1]逄亞清.模擬電路與數字電路區分及實用知識的探討[J].山東工業技術，2013，12：155.

[2]蘇成富.模擬電路與數字電路[J].電子制作，1998，02：17.