電路設計問題

前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇電路設計問題范文，相信會為您的寫作帶來幫助，發現更多的寫作思路和靈感。

電路設計問題范文第1篇

【關鍵詞】印刷線路板;注意事項;設計

一、引言

印制電路板{PCB線路板}，又稱印刷電路板，它提供電子元器件焊接的基礎。它的發展已有100多年的歷史了;它的設計主要是版圖設計;采用電路板的主要優點是大大減少布線和裝配的差錯，提高了自動化水平和生產勞動率。因此我們在設計印刷電路板要注意些問題。

二、設計印刷電路板應該注意的事項

一塊印刷電路板（PCB）上包括了整個系統所要用到的元器件，其中芯片有兩種，一種為直插式，另一種為貼片式。因此在印刷板電路設計時應該統籌規劃。具體表現在以下方面：

1.自動布線有時候會存在一些不滿意的地方，為了設計一個美觀的印刷電路板需要手工調整布局。

2.為了減小分布電容，布線時應該遵循最短路徑原則。

3.為了提高印刷線路板的抗干擾能力，增加系統的可靠性，我們需要在電源與接地的地方進行處理。可采取的方法如下：在印制電路板時可通過接入電容或是采取地線與電源線和一些需要過電流較大的線加寬的辦法，盡量縮短走線且長度差不多來減小地線的阻抗方法。在高頻電路中，良好的接地對印刷電路板是非常重要。本印制板設計中采用多點接地法，這樣可以增大接地面積，減小地線電感。

4.空余管腳的處理。從邏輯觀點來看，當輸入管腳閑置處于懸空狀態時，相當于“1”的輸入狀態的邏輯關系。由于開路的輸入端具有輸入阻抗高，易受到外部的電磁干擾。因此為了提高系統抗干擾性能，需要對元器件的空余輸入管腳進行處理。如今有兩種處理方法：一種是將閑置輸入管腳與使用輸入管腳并聯，此方法不足之處是增加了前級電路的輸出負擔;另一種方法是將閑置輸入管腳通過串聯大電阻拉到電源端（VCC）。本系統采用后者，其優點是簡單易行。因此在電路設計中對元器件空余的輸入管腳都拉到了高電平。

5.抗干擾有效措施：

a）為了減小對地的分布電容，在布線的時候，要盡量縮短數據線、地址線和控制線并且要使且其長短和走線方式盡量一致，以避免造成非同步干擾。

b）本設計的電路板采用雙面布線，為了防止總線間的電磁串擾，兩面的線盡量保持垂直。為了不把噪聲耦合至芯片內部，盡量避免在高速器件DDS下方走線。

c）在線路板的邊緣要留有一定的距離，因為信號線或電源線上電流會產生較大輻射，所以關鍵信號線盡量不要分布于線路板的邊緣。

d）盡可能地減少過孔的數量，因為電路板的一個過孔相當于給電路加了一個10pF的電容，針對高頻電路，這個將會成為引入干擾原因之一，而且過多的過孔也會造成電路板的機械強度降低。

三、雜散噪聲處理

由前面分析可知，DDS本身存在眾多雜散，且隨著輸出帶寬的擴展，雜散會越來越明顯。為了解決雜散噪聲，采取以下幾個措施來降低系統的雜散。

1.器件的選取

通過對雜散的分析可以得出，影響相位截斷誤差中所形成的雜散與以下三個參數有關，分別是頻率控制字K，頻率控制字位數M、相位截斷位長B。經過分析可以看出，當數模變換器的分辨率Δf確定后，w每增加一位，DDS輸出雜散可以降低6dB;當w確定后Δf每增加一位，輸出雜散將降低8.5dB;

但是并不是位數越大，就越能改善輸出雜散，因為輸出雜散性能對DAC的位數也是具有飽和特性，一旦達到飽和，其輸出雜散的變化就不明顯。所以，本文選用AD9953芯片。

2.參考時鐘的選取

時鐘信號耦合到了DAC的采樣周期中，將會導致輸出信號被此時鐘調制，進而使雜散分量更大了。為了克服參考時鐘所帶來的雜散噪聲，本文選擇20MHz晶振為參考時鐘源。

3.確定合理的系統時鐘和輸出頻率

由前面對DDS的原理分析，有如下公式：

fo/fc=K/2M （1）

式（1）中，fc是系統時鐘頻率，M是頻率控制字的位數，K是頻率控制字。

因為雜散的放大系數正比于倍頻系數的平方N2。所以可通過提高DDS的輸出頻率fo以達到減小N值的目的，則N2會越小，進而可減小雜散的放大系數，該方法能有效抑制雜散放大。fo的提高也受到很大的限制，因為在提高輸出頻率fo的同時，輸出雜散分量也會跟隨放大;另外，fo具體參數的選取還將受到DDS系統時鐘fc選擇的影響，對于雜散信號大且接近主頻的點，在實際工作中是很難去除的。因此應該通過實驗合理地確定fo和fc的值。通過對雜散的分析，在DDS系統中設定出不同K和N的值，經過多次的測試DDS的輸出信號、相位噪聲以及雜散水平，可得出本系統的系統時鐘頻率fc為200MHz，輸出頻率fo為65.5MHz-84.2MHz。

4.電路輸出接口的設計

系統產生的信號最后需要通過數字模擬轉化模塊（DAC）轉化成模擬信號輸出。AD9953的DAC輸出信號為電流型，最大值可達20mA，根據以往的經驗，當滿量程通過AD9953的管腳DAC RSET進行設置RSET=39.9/IO時，系統能夠取得較好的SFDR性能，此時RSET=3.9KΩ。

5.用濾波器來抑制雜散

由于輸出信號中雜散比較大，所以要在DDS的輸出信號的后面加一個低通濾波器來抑制輸出信號的雜散。因為濾波器的通帶帶寬主要由系統時鐘頻率fc和輸出頻率fo兩部分決定，因此低通濾波器的設計要綜合考慮到濾波器的復雜程度fo和fc的選擇等諸多因素。本系統采用的低通濾波器，它的輸出驅動頻率為86兆赫茲，通過并聯一個200歐姆負載，使其等效負載為100歐姆，這樣可以濾除DDS輸出頻率的鏡像頻率、雜散以及高次諧波。

四、小結

印制電路板提供電子元器件焊接的基礎，它的設計主要是版圖設計;采用電路板的主要優點是大大減少布線和裝配的差錯，提高了自動化水平和生產勞動率。并且對電路設計中的注意事項進行了詳細分析;最后提出了解決一些降低系統雜散的措施，達到理想的效果。

參考文獻

[1]張萬奎.模擬電子技術[M].長沙：湖南大學出版社，2005.

電路設計問題范文第2篇

關鍵詞：波紋；開關電源；晶體管

引言

在用電控制的儀器設備中，都需要穩壓電源，由于價格、功率等的要求，因此設計人員更傾向于使用開關電源，而很少使用線性電源。開關電源的優勢在于轉換效率高，最高可以達到將近97%，另外開關電源重量輕、體積小。開關電源最大的缺點是輸出的紋波和噪聲電壓較大，而這一性能影響到儀器設備的運行，特別是對于需要處理小信號的儀器中，電源產生的噪聲可能會干擾輸入的信號，使得儀器無法正確運行。如何處理好電源的噪聲，有很多方法[1][2]，本文通過一個典型電源電路分析開關電源產生紋波和噪聲的原因及減小紋波和噪聲的措施，并詳細探討了電源各部分電路的原理功能和實現的方法。

1干擾產生分析

電信號干擾分為：噪聲（nois）和紋波（ripple）兩種，其表現形式為圖1形式。噪聲的定義是指在直流電壓或電流中，疊加了振幅和頻率上完全無規律的交流分量。該分量會干擾電路的分析、邏輯關系，影響其設備正常工作。紋波是指疊加在直流電壓或電流上的交流信號，會降低電源的效率，嚴重的波紋更有可能會損壞用電設備，另外波紋還會干擾數字電路的邏輯關系，影響設備工作狀態。通常的開關電源輸出的直流電壓中疊加了由噪聲和波紋引起的交流信號。波紋主要是由于開關電源的開關動作造成的，而波動的頻率跟開關的頻率是一致的，大小取決于輸入、輸出電容的參數。作為開關的元件都有寄生的電感與電容，當元件在電流流動變化工作時，會產生電壓與電流的浪涌，這些浪涌信號都會在電源產生干擾信號。浪涌電流指電源接通瞬間，流入電源設備的峰值電流。該峰值電流遠遠大于穩態輸入電流，這種瞬時過電流稱為浪涌電流，是一種瞬變干擾。噪聲電壓主要跟電源的拓撲結構、電路中的寄生參數、工作的電磁環境以及印制電路板的布線有關。當信號較小的時候，會產生干擾的信號。圖2（a）是實驗信號波形，（b）是小信號上疊加了干擾的波形。干擾可以表現為尖峰、階躍、正弦波或隨機噪聲，干擾的產生來自多方面，電路設計不合理、器件使用不當、工作環境干擾、電源噪聲等，其中電源產生的噪聲是常見主要的原因，而這些干擾信號會造成后續電路一系列的處理誤差，所以在要求較高的場合，這樣的噪聲是必須要解決的。

2解決措施

開關電源電路一般由整流平滑電路、集成開關電路、浪涌電壓吸收電路、電壓檢測電路、次級側整流平滑電路等構成。其工作原理：開關電路供應穩定電壓和平滑的電流，是本電路的主要部分，開關晶體管的集電極電流決定電源的輸出電流。紋波的解決措施[3][4]主要有：調整電感和電容參數、增加電容電阻緩沖網絡。

2.1調整電感和電容參數

電流波動與電感參數、以及輸出電容大小有關，通常電感值越小，波動越大，輸出電容值越小，波紋越大。因此可以通過增大電感值和輸出電容值來降低波紋。在這里以BUCK型開關電源為例，當開關電源工作時，提供的電壓不變，但是電流會變化，為了穩定電源的輸出電流，在如圖4（a）的指示位置并聯一個電容C+。通過增加電感值的方法來減小波紋的做法是受限的。因為電感越大，體積就越大。電感的取值可以這樣計算：假定輸入電壓為Vin，輸出電壓為Vo，工作頻率為f，輸出電流為I，電感中電流的波動值為駐I的話，有：在電路調試過程中發現，隨著C+不斷增加，減小波紋的效果會越來越差，同時增加f，會增加開關損失。因此可以通過再加一級LC濾波器的方法來改善，如圖4（b）所示。LC濾波器抑制波紋的效果較好，只要根據需要除去的紋波頻率選擇合適的電感電容即可。

2.2增加電容電阻緩沖網絡

在二極管高速導通截止時，要考慮寄生參數。在二極管反向恢復期間，等效電感和等效電容成為一個RC振蕩器，產生高頻振蕩。為了抑制這種高頻振蕩，需在二極管兩端并聯電容C或RC緩沖網絡。電阻與電容取值要經過反復試驗才能確定，一般選擇電阻為10Ω-100Ω，電容取4.7pF-2.2nF。如果選用不當，反而會造成更嚴重的振蕩。

3電路設計及實測

根據以上分析，設計出了一種開關穩壓電源如圖5所示，采用可控硅觸發方式。通過整流放大后的波紋去觸發可控硅的導通，當整流電壓值為零時，可控硅自動關斷。只要用輸出電壓的變化來控制觸發信號的前沿，即可實現穩壓。穩壓電路主要由可控硅、4個晶體管和1個變壓器等組成，如圖5所示。我們在multisim環境下對該電路進行仿真，效果非常好。再用實際電路搭試，并加上30歐姆純電阻阻抗后，選取了7個測試點，測試波形見圖6所示。圖中變壓器T、二極管D1～D4和電容器C1-4組成整流濾波電路，測試點1電壓紋波波形見圖6中1的圖像，顯然是在全波整流后的紋波出現；電阻R2、R3和隔直電容C5組成取樣電路，測試點2電壓紋波波形見圖6中2的圖像；控制可控硅的紋波信號測試點3、4電壓紋波波形見圖6中的3、4的圖像；隔直后的測試點5電壓紋波波形見圖6中的5的圖像；線圈T2控制信號的初級波形見圖6中7的圖像；線圈T2次級控制可控硅信號見圖6中6的圖像。當電壓沒有紋波時，線圈T2不發揮作用，但當電壓有波動時（紋波），則自動控制可控硅工作，抑制電壓的波動。在電路中的電感對抑制電壓的波動也起到了良好的作用，其電感值可以根據電壓的大小和對紋波的要求進行適當的選擇。該電路在最后的輸出功率可以達到110W，當負載發生變化10-104歐姆時，電壓變化的范圍大約是1毫伏。

4結束語

本文對開關電源噪聲與紋波的產生原因和抑制方法進行了分析和討論，并設計出了一種晶體管開關穩壓電源電路，觀察仿真實驗，可以得出該設計能夠抑制一定的電源噪聲與波紋。在實際中，需要依據產品的參數，如體積、成本等問題綜合考慮，選擇合適的設計方法。

參考文獻：

電路設計問題范文第3篇

關鍵詞 CMOS電路；噪聲問題；抗噪聲優化設計

中圖分類號 TN432 文獻標識碼 A 文章編號 1673-9671-(2012)071-0183-01

1 CMOS電路及其噪聲

硅半導體的CMOS電路技術因為其容易大規模集成的特點，及其自身的性價比優勢和日漸成熟的技術和工藝，得到了廣泛的應用，并且在今后相當長的一段時間內在規模集成電路中將會占據主導地位。隨著個人數字系統、通訊終端的不斷發展，CMOS不斷向著高密度、高速率的方向發展。但與此同時，現代CMO系統內部的器件尺寸不斷縮小，集成密度擴大，各個金屬線之間的間隔縮短，因噪聲干擾或電路跳變過程中產生的毛刺都有可能使數字電路出現邏輯故障。因此要盡可能減少噪聲，提高系統穩定性和準確性。CMOS的噪聲影響到電路系統的穩定性，近幾年來對抗噪聲的研究設計也層出不窮。筆者將在下文中對現代CMOS電路的抗噪聲優化設計做出詳細的闡述。

2 現代CMOS電路的抗噪聲優化設計

在本次設計研究中，筆者以動態電路噪聲問題、同步開關噪聲問題以及襯底噪聲問題為主要研究對象，針對這幾種CMOS中常出現的噪聲問題展開分析。

2.1 深亞微米CMOS抗噪聲動態電路設計

靜態電路本身具有相對較好的抗噪聲特性，但是其具有低速、高耗能的缺點，因此在電路的關鍵部分，還需要動態電路來提高線路的整體性能，尤其是提高速率和降低能耗。伴隨著深亞微米工藝水平的發展，器件的尺寸更進一步減小，密度增大，這對動態電路的抗噪聲性提出了更大的挑戰。

動態電路中的噪聲源主要包括了電源噪聲、節點噪聲、串繞噪聲等。改善動態電路的抗噪聲性能其中一個方法便是提高邏輯門的閥值電壓。但是提高閥值電壓就會降低電路的速度，提高功耗，削弱了動態電路的優勢，因此在優化方案的設計中減少噪聲是目標，但是也不能讓電路的其他性能遭到過分損害。針對動態電路，筆者認為可以利用鏡像NMOS網絡來構建具有高能量效率的抗噪聲電路。設計圖如圖1所示。

由圖可見，鏡像抗噪聲動態線路需要兩個相同的NMOS求值網絡，附加NMOS管M3，其工作原理大致為：預充電階段時，時鐘信號φ將M1打開，將輸出電壓Vout充電達到最高水平，Vx的電壓達到VDD-Vm。另外由于晶體管體效應，頂端的NMOS網絡的開關閥值電壓相對應增加，從而達到了改善動態電路抗噪聲性能

的目的。

2.2 同步開關噪聲優化設計

由于深亞微米電路規模的不斷增大，電路系統的中門電路翻轉頻率逐漸提高，再加上電源電壓的降低，低電平電壓的開關噪聲突顯粗來，影響了數字電路的穩定性。同步開關噪聲主要由帶有大負載電容的I/O緩沖器開關和內部電路的開關這兩種開關引起地“跳動”。集成電路的高速高密度化發展使得與I/O輸出緩沖器相聯的電源和地上出現大量的噪聲。其次從內部電路開關噪聲來看，要提高同步開關的抗噪聲性能，首先需要減小電感，主要辦法是通過特殊的地線PAD，將其與襯底直接相離并且連接到地平面上；其次是減小恒定電流，通過恒流電壓轉換器利用鏡像電流源提供恒定的電流。

噪聲控制的結構方案主要有三種，一是采用局部倒相器數據總線結構，一般情況下，當所有總線同時開關時，理想情況下是一半是0一半是1，上拉下拉開關電流由旁路電容供給，從而使得較少的AC電流通過電源和地線上的電感，最終達到減小電壓跳動的目的。二是采用時鐘偏移化方案，其規則大致與動態電路相同，避免所有時鐘在同一時刻內開關，減小電壓跳動。

2.3 襯底噪聲加固設計

伴隨著硅器件技術的飛速發展，電路的整體構造和設計變得愈加復雜，在SOC中也已經實現了混合技術，并且將模擬數字集成在了統一襯底上。但隨著數字時鐘頻率的不斷上升，復雜性進一步提高，電路系統中工藝器件和單元面積的縮小，集成電路設計中的襯底噪聲問題的解決成為了設計中的難點和重點。I/O緩沖器開關以及內部羅繼電器的開關也是引起襯底噪聲的主要噪聲源，另外電離電流也是引起襯底噪聲的原因之一。襯底噪聲的優化方法主要有四種：一是保護環，保護環是指IC設計中防止襯底噪聲常用的方法，其工作原理是指在敏感器件周圍形成法拉第隔離，使得敏感器件受到保護，減少襯底噪聲對其造成的干擾；二是N阱溝，主要是指可用于噪聲電路和敏感電路之間，阻止襯底電流的襯底表面流動；三是較小電源跳動；四是平面布局的方法，在空間電路布局時充分考慮減小襯底噪聲的耦合效應。

綜上所述，隨著電路規模的逐漸擴大，現代CMOS電路的抗噪聲優化設計成為了當前電路設計的重點和關鍵。本文主要針對動態電路的抗噪聲性能以及同步開關噪聲優化設計和襯底噪聲加固設計做了詳細闡述，相信隨著電路技術的飛速發展，CMOS的抗噪聲優化設計會日漸完善。

參考文獻

[1]陳曦,莊奕琪,羅宏偉,胡凈,韓孝勇.深亞微米CMOS IC抗噪聲ESD保護電路的設計[J].微電子學,2003,05.

電路設計問題范文第4篇

關鍵詞 輸電線路；設計問題；分析

中圖分類號 TM 文獻標識碼 A 文章編號 1673-9671-(2012)012-0098-01

1 安全原則，維護系統運行

1.1 意識方面

思想觀念上對110 kV～220 kV輸電線路設計中必須引起重視，這樣才能確保線路設計安全的前提條件。而且設計人員安全意識不足，所設計出來的方案肯定會存在安全隱患。電力施工單位在安排設計師時要經過相關的職能考核，在思想、專業、技能等方面挑選經驗豐富的設計師參加設計，為后面的安全施工提供保證。

1.2 路徑方面

由于各種輸電設施的結構存在差異，在輸電線路路徑設計上應該從實際情況出發。設計人員應先具體勘察分析輸電布置情況，再制定切實可行的運行方案以指導設計。線路勘測是路徑設計不可缺少的工作，在監測階段可以找準線路沿線施工的狀況，從多個角度把握輸電線路的

設計。

1.3 桿塔方面

桿塔是輸電線路設計的核心基礎，桿塔自身的穩定性直接決定了輸電線路能否長期運行，影響了線路輸電功能的發揮。設計過程中應該嚴格把握桿塔的設置點，控制好每個桿塔之間的距離。1）可以防止電力聚集造成輸電線路損壞。2）能避免施工階段出現各種安傘問題而危害人員安全。

1.4 線路方面

110 kV～220 kV線路是一個極為復雜的結構組成，沒計時若沒有把握好其中的結構形式則難以準確布置線路。設計人員要充分考慮到輸電線路的使用性能需要，結合桿塔周圍的自然環境來布置線路組織。此外，在線路材料的選擇上也要經過相應的質量檢測，以達到正常使用狀態下的需要。

1.5 工具方面

電力系統的作業需要運用到小同的電力工具，在使用工具時若選擇不當會引起不同的意外事故。一般情況下，技術人員在安裝輸電線路時需選擇絕緣工具，防止線路電壓帶來的不利影響，這些對于維護電力施工作業的安全性都是很重要的。

2 在線監測，發現異常問題

2.1 氣象監測

由于輸電線路都是暴露于自然之中，正常使用狀態下會受到不同環境因素的影響，使得線路的運行狀態受到影響，不利于電力系統的長期運行。氣象監測系統的運用能對外界環境的變化進行監控，防止受到風偏、雷擊、污穢等多方面的影響，對于在線傳輸數據也能起到很好的控制作用。

2.2 視頻監測

這是最近幾年電力系統施工采用的先進技術，能夠滿足110 kV～220 kV輸電線正常監控的需要。在市場經濟不斷發展的同時，我們需要重視對電力行業線路設計的調整，避免在線路使用時受到其他因素的干擾。設計人員應積極編制有效的監控、監測手段，以合理調整輸電線路的設計模式與結構。

2.3 覆冰監測

覆冰是輸電線路在冬季常見的問題，對整個線路安全運行有著較大的影響。設計輸電線路的在線監測中，應該對覆冰區域加以關注，對線路上的覆冰情況進行24 h監測。設計師可創建一個實用的數字模型，包括：導線自重、風壓系數、絕緣子傾斜角等，可及時預告線路的覆冰

情況。

2.4 桿塔監測

因受到建筑施工的影響，桿塔在建造過程中常會受到多方面因素的限制而造成傾斜問題。對桿塔創建監測系統，主要是針對塔身的垂直度監控，這樣在桿塔發生異常狀況后可及時調整。設計時對桿塔傾斜儀相關設備進行有效控制，把握好程序設計傳輸時間的控制，當異常狀況發生后可及時整理。

2.5 防盜監測

近年來，很多不法分子開始盜取輸電線路以謀求經濟利益，這不利于我國電力行業的發展。防盜監測主要借助于對應的報警系統，以此來做好輸電線路的安全防范。可為電力線路設計一個探測器，如溫度感應等，在盜賊接近線路時自動發出報警信號，以提醒工作人員盡快處理。

3 硬件結構，注重各個環節

3.1 軟件結構

軟件是電力系統的另外一個組成部分，軟件注重系統內部結構的控制，其對于系統的運行同樣有著較大的影響。軟件結構的設計應該根據硬件裝置進行，如操作系統、控制系統等，這些都應該根據現有的硬件結構裝置設計才能達到理想的功能。

3.2 傳感結構

在輸電線路中安裝傳感器，這樣能夠加快數據信息的收集處理。傳感器能夠及時收集感觸各方面信息，做好不同的數據信息傳輸工作。在設計傳感器位置時要結合線路的運行狀況進行，將傳感器安裝到具體的位置后再實施調控模擬，保證線路傳感能及時收集到各類數據信號，這對于工作人員的線路控制能提供真實信息。

3.3 電源結構

自動化電力系統必須要充足的電源才能實現運行，對電源部分嚴格維護是很有必要的。電力系統負責人應根據線路的實際需要，安排設計人員實施電源裝置的檢查，保證各項裝置連接的有效性，防止電源接觸不良等。經過這些工作之后開展設計，才能保證電源裝置的合理分配，確保后期用電力系統各裝置的順利運行。

3.4 采集結構

電力系統中的采集器是極為關鍵的裝置，影響著電力系統的數據信息收集狀況。設計這一裝置時需要做好多方面的電力系統試驗，對各裝置結構的狀態進行仔細檢查，如采集器指示燈狀態等。對于采集器的通訊口的通訊線接頭和各傳感器的接地接頭等也要加強設計，使電力發生故障之后能及時處理好各類問題。

3.5 防雷結構

由于承受著外界自然環境的影響，電力系統在運行過程中會面臨雷電問題，特別是110 kV～220 kV輸電線路。這就要求設計人員加強防雷接地的設置，在設計自動化運行模式時充分考慮到計算機設備的全面保護，控制好雷雨天氣電路的電壓、電流大小，防止強電流、電壓帶來的線路損壞問題，創造良好的輸電線路運行環境。

4 防雷保護，多方開展設計

4.1 屏蔽保護

現代化電力模式的運行需要借助于計算機裝置性能的發揮，在設計維護方案時需要做好不同方面的檢測處理。對于一些外來的干擾信息可以重點屏蔽處理，以此來達到對電力系統設備的保護作用。如：對信號線、電源線結合屏蔽電纜或穿金屬管屏蔽，且保證線路的有效鏈接。

4.2 設備保護

防雷技術發揮作用要依賴于各個設備的運用，尤其是先進的計算機裝置結構。電力系統工作人員需定期對各設備進行檢查，一般周期在半個月左右。對于一些常見的裝置問題要及時處理，若有需要則更換裝置，如避雷器、計算機設備等，通過這些更換能增強防雷效果。

4.3 接地保護

接地保護是防雷技術的常見方式，通過接地可以把電力系統上的強電流、電壓引入地下以達到防雷效果。維護自動化電力系統時需要借助于不同的施工技術，將相應的防雷器安裝在適當的位置，各傳感器設備與防雷地網之間要保證良好的搭配，對防雷結構實施必要的劃分處理。

4.4 線路保護

線路是電網正常運行的保證，在設計過程中要考慮到線網自身承受的載荷大小。對線路實施保護最終是為了避免雷電波從信號線、電源線傳輸到自動電力系統室內，由此會給電力系統設備帶來巨大的損壞。設計人員應該合理選擇線路結構，布置好有效的線路安排。

4.5 裝置保護

對于防雷結構設計中運用到的各種裝置，設計人員要加強保護處理，如避雷器、避雷裝置等，采取綜合性的裝置保護方案，這樣才能達到理想的輸電線路保護需要。正常使用情況下，還需要定期實施裝置結構保護，對防雷體系進行及時優化改進。

5 結束語

綜上所述，110 kV～220 kV輸電線路在電力系統中是很重要的結構組成，設計人員必須全面考慮多方面因素控制好線路結構的安排。設計者要從線路的安全性能、在線監測、硬件結構、防雷裝置等方面深入分析。此外，設計階段還需要注重先進技術的引進，通過技術改造的方式來保證設計效果。

電路設計問題范文第5篇

關鍵詞：高壓輸電線路設計　路徑優化選擇　導地線選型　基礎設計　新型節能金具　全壽命周期管理

中圖分類號：TM7 53　文獻標識碼：A　文章編號：1672-3791(2012)02(a)-0140-01

高壓輸電線路是電網的骨架，隨著國民經濟快速增長，各地電網建設迅猛發展，電力建設實現了跨越式發展，供電可靠性進一步提高，電網輸送能力大大增強。但在電網建設中，要充分考慮各個方面的問題，優化設計、合理施工，最大限度降低工程成本，實現社會效益與經濟效益的最大化。

1　路徑優化選擇

輸電線路路徑選擇是整個線路設計工作中的關鍵，方案的合理性對線路的經濟、技術指標和施工、運行條件起著重要作用。在這個過程中，首先要了解當地的氣象、水文、地質條件。根據當地地形特點，合理選擇路徑。在此基礎上，對線路沿線地上、地下、在建、擬建的工程設施，尤其是采礦區的資料，進行充分的收集和調研。并應用衛片選線技術，進行多方案路徑比選。應用全壽命周期成本(LCC)管理方法，比選出最優路徑。

路徑應避開不良地質、水文及氣象地段，提高工程抵御自然災害和突發事故的能力和水平；避讓了危及線路安全可靠運行的設施，減少了線路建設對地方規劃及其它設施的負面影響；尤其是最大程度地避讓了采礦區，提高線路的安全運行條件。在各方面條件允許的情況下，本次工程線路盡可能與已有及擬建電力線并行，減少交叉跨越，降低建設成本。做好輸電線路對環境影響的各項評價工作，對涉及外部條件的環境影響評價、壓覆礦產評估、地質災害評估、文物調查及評估、地震安全性評價等工程前期工作都需得到相關行政管理部門的許可批準后，工程才能實施。

2　導地線選型

送電線路的導線長期在曠野、山區或湖海邊緣運行，需要經常耐受風、冰等外荷載的作用，氣溫的劇烈變化以及化學氣體等的侵襲，同時受國家資源和線路造價等因素的限制。因此，在設計中，對電線的材質、結構等必須慎選取。線路的輸送容量、傳輸性能、環境影響問題對輸電線路的技術經濟指標都有很大的影響。要從導線的電氣特性、機械特性、投資分析及施工等多個方面對各種導線截面進行技術經濟比較，特別在導線選型造價分析中按全壽命周期費用最小為原則分析比較，而不是只考慮基建初投資，這樣可以全面考核各導線方案的技術經濟性，最后推薦出在技術和經濟上最優的導線型號及截面。導線在線路建設投資中所占的比例較大，110kV線路一般要占工程本體投資的12％左右，且它也影響到鐵塔荷載的大小和鐵塔高度、地線支架高度的選擇，如果再考慮因導線方案變化而相應造成的桿塔工程量和基礎工程量的變化，其對整個工程的造價影響極其巨大。合理選擇導線截面是安全運行和降低建設投資的關鍵問題之一。因此，按全壽命周期費用最小為原則選擇導線結構，對降低輸電線路投資具有重要的意義。

3　基礎設計

桿塔基礎作為輸電線路結構的重要組成部分，它的造價、工期和勞動消耗量在整個線路工程中占很大比重。其施工工期約占整個工期一半時間，運輸量約占整個工程的60％，費用約占整個工程的20％～35％。目前我國高壓輸電線路所采用的普通基礎(不包括樁基礎)均屬于淺基礎類型，分回填土和原狀土兩大類。分別按土重法和剪切法計算。輸電線路桿塔基礎在受力上與其它建筑物基礎有所不同，主要是輸電線路桿塔基礎除了受下壓力作用外，還要受大小基本相等的上拔力作用，同時還有水平力作用。而一般的建筑物結構的自重大，基礎只受下壓力，不出現上拔力。因此在輸電線路基礎設計時都要既能滿足上拔力又能滿足下壓力的要求。既要利用土的地耐力承受壓力，又要利用土的重力抵抗拔力。輸電線路桿塔基礎有一個顯著的特點，基礎在全路徑內分散，沿線地形地貌、地質條件、地基力學性質差異性極大，交通運輸條件也是千差萬別。在輸電線路基礎設計時，要結合塔位地質情況、基礎荷載特性、地基承載能力、基礎施工方法等因素綜合比較基礎的技術經濟性、環境保護和施工條件。

4　新型節能金具

輸電線路中的金具節能問題已經引起極大關注。在國家電網頒布的《“兩型三新”線路設計建設導則》中明確了采用節能型金具，如鋁合金懸垂、預絞式懸垂、預絞式耐張、預絞式間隔棒、預絞式防振錘等新能節能型金具。

通過大量實驗證明，鋁合金金具線夾節能效果明顯，在發達國家已普遍采用，在我國也已引起有關部門的高度重視，在部分供電部門開始應用，在技術上已經過關。節能金具結構先進，減少營運維修頻率，大幅度節約了線路維修費用，但金具價格為傳統金具的數倍，如果將其節能效果計算進去，一般2年左右就可以收回全部投資，而且長此以往將會產生巨大的經濟效益。

5　全壽命周期管理

全壽命周期成本管理，是指從設備、項目的長期經濟效益出發，全面考慮設備、項目或系統的規劃、設計、制造、購置、安裝、運行、維修、改造、更新，直至報廢的全過程，即從整個項目生命周期出發進行思考，側重于從項目決策、設計、施工、運行維護等各階段全部造價的確定與控制，使LCC最小的一種管理理念和方法。此方法科學的劃分設備在壽命周期內的一切費用項目，又利用統計資料和方法建立費用估算關系式和費用模型，從而可按不同需要相當準確地估算出設備壽命周期費用，供決策和管理之需。其核心內容是對設備、項目或系統的LCC進行分析，并進行決策。

對于輸電建設項目而言，系統效率我們認為由下述三個效率的乘積來表述。

輸電線路的系統效率＝輸送能力×可利用率×運行的可靠性。

此外，由于壽命周期費用是在一個長時期內發生的，對費用發生的時間順序必須加以掌握。材料和勞務費用的價格一般都會發生波動，在估算的時候對此要加以考慮。還有，在計算費用時必須考慮“金錢的時間價值”。